AND en CMOS

Le problème exposé dans ce sujet a été résolu.

Hello,

Je ne sais pas ce qu'il en est véritablement pour CMOS, mais je me rappelle d'une chose et c'est peut-être lié…

Il est possible d'exprimer n'importe quelle équation logique en une série de NAND grâce aux lois de morgan et que c'est plus économique d'avoir plusieurs portes du même type (donc moins de circuits intégrés sur ta carte finale) que plusieurs de type différent.

Les simplifications se font grâce aux tableaux de Karnaugh et aux lois de Morgan

C'est peut-être pour cela que les CMOS sont montés en "NAND" ?

Bonjour,

Les PMOS sont dit «strong 1, weak 0» : ils sont bien pour transmettre le niveau haut (1 / +VCC) mais pas pour transmettre le niveau bas (0 / GND). Pour les NMOS c'est le contraire, «strong 0, weak 1», ils sont bien pour transmettre le niveau bas mais pas pour transmettre le niveau haut. C'est pourquoi dans un bon schéma CMOS on aura toujours les PMOS connectés au +VCC (ou à un autre PMOS) et les NMOS au GND (ou à un autre NMOS). Ton schéma viole ce principe : tu connectes les PMOS au GND et les NMOS au +VCC, donc tu fais transmettre le 0 aux PMOS et le 1 aux NMOS.

Edit : Pour être plus précis une tension de seuil Vth apparaît entre la source et le drain : un weak 1 sera VCC-Vth, un weak 0 sera Vth au lieu de 0.

+0 -1

Hello,

Je ne sais pas ce qu'il en est véritablement pour CMOS, mais je me rappelle d'une chose et c'est peut-être lié…

Il est possible d'exprimer n'importe quelle équation logique en une série de NAND grâce aux lois de morgan et que c'est plus économique d'avoir plusieurs portes du même type (donc moins de circuits intégrés sur ta carte finale) que plusieurs de type différent.

Les simplifications se font grâce aux tableaux de Karnaugh et aux lois de Morgan

C'est peut-être pour cela que les CMOS sont montés en "NAND" ?

ジョフレ

En fait on prefère utiliser des NAND ou des NOR car cela utilise moins de transistors que les and et les or. Et effectivemment en utilisant uniquement des portes du même type on fait des économies doublement !

D'accord, merci ! Cela est dû à quoi ?

jtruc34

Hum, cela vient des tensions de seuil de ton transistor et donc de la façon dont les zones dopée + et dopée - sont réparties dans ton transistor.

Connectez-vous pour pouvoir poster un message.
Connexion

Pas encore membre ?

Créez un compte en une minute pour profiter pleinement de toutes les fonctionnalités de Zeste de Savoir. Ici, tout est gratuit et sans publicité.
Créer un compte